⑫公開特許公報(A)

昭61 - 146015

@Int_Cl_4

識別記号

庁内整理番号

43公開 昭和61年(1986)7月3日

H 03 K 21/38 23/66 6749-5J 6749-5J

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称 可変分周器

> の特 昭59-269275 頭

砂出 阻 昭59(1984)12月20日

勿発 明 老 村 明 者 谷 79発

治 隆 英 治 川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 川崎市中原区上小田中1015番地

富士通株式会社内

富士通株式会社 砂田 顋 人

弁理士 松岡 宏四郎 四代 理 人

1. 発明の名称

可変分周罩

- 2. 特許請求の範囲
 - (i) 分周比設定値設定制御信号に応答して分周比 設定値の設定が行なわれる分周比の可変な分周器 と、該分周署へ分周比設定値を供給する回路と、 前記分周器の出力値が前記分周比設定値より大き いか否かを判定する判定手段と、該判定手段の出 力信号と前記分周器のキャリ信号との論理積をと って分周比設定値設定信号を発生する制御信号発 生手段とを備えて構成したことを特徴とする可変 分周器.
 - (2) 前記判定に前記分周器及び前記分周比設定値 の対応各ピットが用いられることを特徴とする特 許請求の範囲第1項記載の可変分周器。
 - (3) 前記判定に最上位ピットが用いられることを 特徴とする特許請求の範囲第1項記載の可変分周
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は分間比の初期化を改善した可変分周器 に関する。

ディジタル処理装置例えば情報処理装置等にお いて可変分周曷が用いられている。この種の分間 器は当然のことながらその分周比を変更設定し得 る構成になっているが、その電源投入直後等にお いてその出力は不定であり、分周器の分周期間以 内に最初の出力パルスがその構成上得られない場 合が生ずるので、この種の可変分周器においては そのための初期化回路を設けている。

(従来の技術)

その従来の初期化回路として用いられる回路は パワーオンリセット団路として知られるもので、 これは抵抗とコンデンサとで比較的に大きな時定 数を呈する充電回路を備えており、その出力で分 周晷の分周比設定値をロードする端子を動作させ て分周器の初期化を行なうものである。

(発明が解決しようとする問題点)

上述のような回路において比較的に大きな時定

数を得ようとするとそのコンデンサに静電容量の 大きいものを用いねばならない。従って、そのよ うな国路を業積化回路に設けようとすると、その 実装密度の低下は免れ得ず、その集積化、小型化 の妨げとなる。

(問題点を解決するための手段)

(作用)

3

100

本発明可変分周器においては、分周比の可変な 分周器への分周比設定値の設定は分周器の出力値 が分周比設定値より大きいか否かの判断出力信号

5の一方の入力へ接続され、該アンドゲート5の他方の入力には、カウンタ1のCR(キャリ)出力が接続されている。このCR出力は又分周出力協子6に接続されている。アンドゲート5の出力7はカウンタ1のCK入力端子8には被分周パルス列が供給される。

このように構成される可変分周器は次のように 動作する。

 と分問器のキャリ信号との論理積をとって発生される分間比設定値設定制御信号によって生ぜしめられる。 そのための各手段は集積化可能なものである。

従って、可変分周署の初期化回路はその本体と 共に集積化され得てその小型化を実現し得る。 (実施例)

以下、派付図面を参照しなから本発明の実施例 を説明する。

定値によって分周出力パルスが端子 6 から発生される。

これに対し、電源投入直接など(例えば、分間 比設定値の切替え時)のように、カウンタ1のの 力値が分間比設定値より小さい不定な値として 力される場合には、比较回路2の出力レベルレ は、0°レベルとなり、アンドゲート5の出力の は、0°レベルとなる故、カウンタ1に分間 定値が直ちに設定され、かくして分間上に相当す る時間内に最初のパルスを分間出力端子6に出力 させることができる。

第2図は本発明の第2の実施例で、第1の実施例における比較回路2における同様の比較シタ1及び分周比較設定値供給回路3のよとを除いて第1のみが用いられることを除いて第1ののよい同じ構成であり、同一の構成要素には同一のの設明を省略する。この第2の実施例における比較回路2、はカウンタ10の出力及び分間比設定値供給回路3

0

の最上位ピット出力に接続されたナンドゲート1 1とから成る。このように、最上位ピットより下 位のピットは省略されている故、比較回路間が長 なる。例えば、4ピットプリセッタプルアップ カウンタの場合には、最長でも8クロック分 には、最長でも8クロック分 に要する。従って、初期化 に要する場合、とりわけピット数が多い場合には、 そのピット数が多いほど第2の実施例の有利性が 顕著になる。

なお、カウンタにブリセッタブルダウンカウン タを用いる場合には、比較回路への入力を入れ替 えればよい。また、上述の設定、比較をプログラ マブルに行なってもよい。

(発明の効果)

以下説明したように本発明によれば、

- ①可変分周器の初期化回路の集積化を可能にし、
- ②これにより、可変分周器の小型化を実現し得
- る、等の効果が得られる。

4. 図面の簡単な説明

第1図は本発明の第1の実施例を示す図、第2 図は本発明の第2の実施例を示す図である。

図において、1はブリセッタプルアップカウンタ、2,2'は比較回路、3は分周比設定値供給回路、5はアンドゲートである。

特 許 出 懶 人 富士通株式会社 恐惡弱 代理人 弁 理 士 松岡 宏四郎 远流主

